Impressum
Datenschutz
Kontakt
Sitemap
   
Elektronik
Addierer
f-alpha.net » Elektronik » Digitale Elektronik » Addierer » Los geht's... » Experiment 5 - Ripple-Carry

Experiment 5 - Der 2-bit Ripple-Carry Addierer

Allerdings ist ein Ripple-Carry Addierer langsam, wenn er große Zahlen addieren muss. Warum...? Betrachte dazu noch einmal den Schaltplan des 2-bit Addierers...

Illustration Verzögerung eines 2-bit Ripple-Carry Addierers.

Kein logisches Gatter kann das Ergebnis sofort bereitstellt. Erst nach einer Verzögerung, der sogenannten Gatterlaufzeit τ, hat das Gatter die Verknüpfung ausgeführt.

Mit dem Schaltplan vor Augen, machst du leicht die folgenden Aussagen...

Gatterlaufzeit

Angaben über die Gitterlaufzeiten findest du in den Datenblättern der C-MOS Bauteile. Sie sind dort als "Propagation Delay Time" angegeben.

Typische Gatterlaufzeiten betragen τ = 60 ns.

  • Das Ergebnis Q0 ist nach einer Verzögerung 1 × τ = 60 ns ausgeführt.
  • Das Ergebnis Q1 ist nach 2 × τ = 120 ns ausgeführt.
  • Das Carry-OUT Bit CO ist nach 3 × τ = 180 ns ausgeführt.

Das vollständige Ergebnis des 2-bit Ripple-Carry Addierers hat eine Ausführungszeit von der dreifachen Gatterlaufzeit!

Doch wie sieht es bei einem n-bit Ripple-Carry Addierer aus...?

Verwandte Themen

Verwandte Experimente

Glossar

Nützliche Information

Social Media

     

www.f-alpha.net
Login